Szeregowa magistrala różnicowa point-to-point
| PCIe Gen | Przepustowość na lane (1x) | x1 | x4 | x8 | x16 |
| Gen 1 (2003) | 250 MB/s (2.5 GT/s) | 250 | 1 GB/s | 2 GB/s | 4 GB/s |
| Gen 2 (2007) | 500 MB/s (5 GT/s) | 500 | 2 GB/s | 4 GB/s | 8 GB/s |
| Gen 3 (2010) | 1 GB/s (8 GT/s) | 1 | 4 GB/s | 8 GB/s | 16 GB/s |
| Gen 4 (2017) | 2 GB/s (16 GT/s) | 2 | 8 GB/s | 16 GB/s | 32 GB/s |
| Gen 5 (2019) | 4 GB/s (32 GT/s) | 4 | 16 GB/s | 32 GB/s | 64 GB/s |
Karty Gigabit Ethernet używają PCIe x1 (wystarcza 250 MB/s). Karty 10 GbE wymagają PCIe x4 Gen2 lub x8 Gen1.
Karty 40/100 GbE wymagają PCIe x16 Gen3 lub Gen4.
Każdy TLP zawiera nagłówek, dane i sumę kontrolną CRC.
PCI Express to magistrala szeregowa, w której dane są przesyłane za pomocą par różnicowych (dwa przewody na kierunek).
Zegar jest kodowany w sygnale (embedded clock), co eliminuje problemy ze synchronizacją typowe dla równoległych magistral PCI.
Każda linia (lane) PCIe oferuje przepustowość 250 MB/s w każdą stronę dla Gen1, 500 MB/s dla Gen2 i 1 GB/s dla Gen3.
Karty sieciowe Gigabit Ethernet (1 Gbps = 125 MB/s) z łatwością mieszczą się w jednej linii PCIe Gen1 (250 MB/s).
Karty 10 GbE (10 Gbps = 1250 MB/s) wymagają PCIe x4 Gen2 (2 GB/s) lub PCIe x8 Gen1 (2 GB/s).
Ważną cechą PCIe jest użycie pakietów (Transaction Layer Packets – TLP) do transmisji danych zamiast współdzielonej magistrali.
Przełączniki PCIe (switch) przekazują pakiety między urządzeniami, tworząc topologię drzewa.
Rodzaje pakietów TLP w PCIe: Memory (odczyt/zapis pamięci), I/O (dostęp do portów), Configuration (konfiguracja urządzeń), Message (przerwania MSI/MSI-X, zarządzanie energią).
PCIe stosuje protokół przepływu oparty na kredytach (credit-based flow control). Każde urządzenie na początku deklaruje pojemność swoich buforów (kredyty), a nadawca może wysyłać tylko tyle, na ile ma kredyty.
Wirtualne kanały (Virtual Channels – VC) pozwalają na tworzenie do 8 niezależnych ścieżek komunikacyjnych (VC0-VC7) z osobnymi kolejkami i niezależną kontrolą przepływu. Klasy ruchu (Traffic Classes – TC0-TC7) mapowane są na VC, co umożliwia QoS na poziomie magistrali PCIe.
PCIe obsługuje również kolejność transakcji (Transaction Ordering) – reguły określające, które pakiety mogą wyprzedzać inne (np. zapisy mogą wyprzedzać odczyty w celu poprawy wydajności).